PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application: 26,10,1990

(51)Int.Cl.

GD6F 1/04

(21)Application number: 01-084190

(71)Applicant : SEIKO INSTR INC

(22)Date of filing:

03.04.1989

(72)Inventor: MIYAHARA SHINICHIRO

FUKUSHIMA TOSHITAKA WATANABE HIROYUKI


SHIBATA KOICHI

(54) CLOCK CONTROL CIRCUIT

(57)Abstract:

PURPOSE: To attain the DMA transfer, etc., without adding a clock to a CPU and to reduce the power consumption by stopping the system clock via the CPU while holding the internal state of a computer equipment after the CPU releases a bus, thereby enabling another peripheral device to serve as a bus master.

CONSTITUTION: After the CPU 12 releases the bus, the CPU is controlled to be set in a STOP mode where the system clock is stopped while holding the internal state of a computer equipment. Thus the bus is released when the CPU 12 is set in the STOP mode. Consequently, a bus master, e.g., a DMA 13, etc., except the CPU 12 of the computer equipment can perform the DMA even in the STOP mode of the CPU 12. Then the transfer of data is attained even in the stop state of the system clock. Thus it is possible to reduce the power consumption of a portable equipment which is driven by a battery.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAAAOaau2DA40226322... 2007/02/05

2/2 ~--

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAAAOaau2DA40226322... 2007/02/05

⑩日本国特許庁(JP)

00 符件出版公開

@公開特許公報(A)

平2-263220

@Int. CL.*
G 08 F 1/04

學別記号 301 C 庁内整理番号 7459--5B ❸公開 平成2年(1990)10月26日

審査脐求 未請求 請求項の数 1 (全3頁)

❷発明の名称 クロック制御回路

②符 顧 平1-84190

❷出 顧 平1(1989)4月3日

回発 明 者 宮 原 慎 一 郎 東京都江東区亀戸6丁目3[番 [号 セイコー電子工業株式会社内 会社内 の発 明 者 福 嶋 俊 隆 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式会社内 の発 明 者 峻 辺 洋 幸 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式会社内

会社内 ・ 空出 願 人 セイコー電子工業株式 東京都江東区電戸8丁目31番1号

会社 ②代理人 弁理士 林 敬之助

明知

1. 発明の名称

クロック軒の回路

2. 特性前求の範囲

コンピューク後度のクロック戦別四路において、CPUがパスを解放した後、コンピューク値 世の内部状態を保存しつつンステムクロックを体 止させるストップモードに移行する手段を有する 事を特徴とした、クロック領域問題。

3. 免列の詳細な説明

【産業上の利用分野】

本常明は、コンピューダ装置のシステムクロック制度製造に関するものである。

「発明の抵抗」

本見明は、簡要は彼を仰えるため造然でPUの クロックを止めてSTOPモードに入る時に、S TOPモードになるCPU以外のパスマスタがパ スを貸得できるように、パスを解放してからST OPモードに入る四般を削えた。クロック的研図 耳である。

(従来の技術)

を楽、コンピューク会産は低所登録力にするため STOPモードを用いていた。 STOPモード とは、CPUがホールドのかを契行するとコンピュータ研究のクロックを完全に停止しつつ、システムの保持を行なう、ストップモードの解除は、割り込み信号により起動しクロックが発信を開始し、STOPモード研修の状態に戻ることができる。 例えば(性) 東芝「8ピッドマイクロコンピュークTLCSー48、 Z80、85 デーンソク」(1886年4月)MPU Z80-264

[発明が解決しようとするが成]

従来、この他の安全はホールトの令を受行して STOPモードにも行するとCPUがバスマスタ となってしまうため、CPUがSTOPモード中 は他の図辺ダバイスがバスマスタになることがで きないという間泊点があった。

-115-

待回平2-2G3220 (3)

は、本発明のクロック制物回路も用いたコンピュ ータ整度を示すプロック図である。

4 ・・・カウンク

5 . . . 7 - 1


7

8

10・・・水品

n F

が会及 対策 エキアー マ・トゥ 人間出 が 会 は し 助 か まま か と 助



第1回0/10-7制約回路+5d394いソナヤート回 第 2 図

